
野火®

皓月_开发板



硬件规格书

Rev. 1.2

2026/04

销售与服务联系

东莞野火电子有限公司

地址：东莞市大岭山镇石大路 2 号艺华综合办公大楼 301 1 2 3 4 楼

官网：https://embedfire.com

论坛：http://www.firebbs.cn

资料：https://doc.embedfire.com

天猫：https://yehuosm.tmall.com

京东：https://yehuo.jd.com/

邮箱：embedfire@embedfire.com

电话：0769-33894118



技术支持与售后服务

1. 资料内容

1. 所有产品的信息与资料可从《销售与服务联系》节中的官网、店铺、资料页获取。
2. 产品所提供的资料以商品详情页、资料下载页、资料下载实际内容等为准，若有疑问请咨询销售。
3. 对于未提供、非开源、有变更的资料内容，若有疑问请通过资料内容说明或咨询销售确认，否则不予以保证。

2. 技术支持范围

1. 提供对例程的运行流程与现象的解释。
2. 对用户修改例程、额外编写、例程源码之外的内容提供有限的讨论范围。
3. 提供对硬件资源的解释。
4. 对开源原理图部分提供有限的讨论范围，不作硬件修改指导。

3. 售后与保修

1. 产品退换货服务政策以购买所在店铺的服务条款为准。
2. 对于在售产品提供长久维修服务，除焊盘脱落、严重损坏等无法维修情况外可以联系购买所在店铺寄回检修。注：主芯片损坏不在免费保修范围内，具体请咨询店铺。

免责声明

东莞野火电子有限公司（以下简称：“野火”）保留在任何时候与不事先声明的情况下对野火产品与文档更改、修正、补充的权利。用户可在野火资料主页 https://doc.embedfire.com/ 或者联系客服与售后获取最新信息。

用户使用开发板等产品过程请遵守本文档内容，因为使用环境不当或制作产品因设计未考虑周全导致的损失需要自行承担。

手册版本

手册版本	日期	更新说明
V 1.0	2025-01	• 初始版本
V 1.2	2026-04	• 修改 BTB 接口描述

目　录

销售与服务联系 ..... - 1 -
技术支持与售后服务 ..... - 2 -
1. 资料内容 ..... - 2 -
2. 技术支持范围 ..... - 2 -
3. 售后与保修 ..... - 2 -
免责声明 ..... - 3 -
手册版本 ..... - 4 -
目　录 ..... - 6 -
第一章 皓月_开发板芯片简介 ..... - 8 -
第二章 皓月_开发板核心板介绍 ..... - 10 -
2.1 核心板外观图 ..... - 10 -
2.2 核心板尺寸图 ..... - 11 -
2.3 核心板硬件资源 ..... - 11 -
2.3.1 DDR3 ..... - 11 -
2.3.2 SPI-FLASH ..... - 13 -
2.3.3 晶振 ..... - 14 -
2.3.4 EMMC ..... - 16 -
2.3.4 电源 ..... - 17 -
2.3.5 BTB 连接口 ..... - 18 -
第三章 皓月开发板底板介绍 ..... - 23 -
3.1 底板外观图 ..... - 23 -
3.2 底板尺寸图 ..... - 24 -
3.3 底板硬件规格 ..... - 24 -
3.4 底板硬件使用说明 ..... - 25 -
3.4.1 电源 ..... - 25 -
3.4.2 EEPROM ..... - 26 -
3.4.3 HDMI 输入输出接口 ..... - 28 -
3.4.4 千兆以太网接口 ..... - 29 -
3.4.5 SD 卡接口 ..... - 31 -
3.4.6 JTAG 接口 ..... - 32 -
3.4.7 无源蜂鸣器 ..... - 33 -
3.4.8 USB 转串口 ..... - 34 -
3.4.9 按键 ..... - 35 -
3.4.10 LED 灯 ..... - 37 -
3.4.11 TFT_LCD 液晶屏接口 ..... - 39 -
3.4.12 RS232 ..... - 41 -
3.4.13 RS485 ..... - 42 -

3.4.14 CAN 接口 ..... - 43 -
3.4.15 实时时钟 ..... - 44 -
3.4.16 音频 ..... - 45 -
3.4.17 BOOT 开关 ..... - 46 -
3.4.18 摄像头接口 ..... - 47 -
3.4.19 USB2.0 ..... - 48 -
3.4.20 拓展 IO ..... - 49 -

第一章 皓月_开发板芯片简介

我们共有两个不同的核心板，这两款核心板不同之处就在于其 FPGA 主芯片的不同，故两款核心板的差异就在于 FPGA 芯片的差异。

我们使用的两款 FPGA 芯片都为 Xilinx 旗下的 zynq7000 系列芯片；具体的型号分别为：XC7Z010-1CLG400I、XC7Z020-2CLG400I。

这两款 FPGA 芯片具体的资源量可见下图所示（该图从 Xilinx 官网文档中截取）

Feature Summary

Table 1: **Zynq-7000 and Zynq-7000S SoCs**

	Device Name	Z-7007S	Z-7012S	Z-7014S	Z-7010	Z-7015	Z-7020	Z-7030	Z-7035	Z-7045	Z-7100
	Part Number	XC7Z007S	XC7Z012S	XC7Z014S	XC7Z010	XC7Z015	XC7Z020	XC7Z030	XC7Z035	XC7Z045	XC7Z100
Processing System	Processor Core	Single-core ARM Cortex-A9 MPCore™ with CoreSight™			Dual-core ARM Cortex-A9 MPCore™ with CoreSight™						
	Processor Extensions	NEON™ & Single / Double Precision Floating Point for each processor									
	Maximum Frequency	667 MHz (-1); 766 MHz (-2)			667 MHz (-1); 766 MHz (-2); 866 MHz (-3)			667 MHz (-1); 800 MHz (-2); 1 GHz (-3)			667 MHz (-1) 800 MHz (-2)
	L1 Cache	32 KB Instruction, 32 KB data per processor									
	L2 Cache	512 KB									
	On-Chip Memory	256 KB									
	External Memory Support(1)	DDR3, DDR3L, DDR2, LPDDR2									
	External Static Memory Support(1)	2x Quad-SPI, NAND, NOR									
	DMA Channels	8 (4 dedicated to Programmable Logic)									
	Peripherals(1)	2x UART, 2x CAN 2.0B, 2x I2C, 2x SPI, 4x 32b GPIO									
	Peripherals w/ built-in DMA(1)	2x USB 2.0 (OTG), 2x Tri-mode Gigabit Ethernet, 2x SD/SDIO									
	Security(2)	RSA Authentication, and AES and SHA 256-bit Decryption and Authentication for Secure Boot									
Processing System to Programmable Logic Interface Ports (Primary Interfaces & Interrupts Only)		2x AXI 32b Master 2x AXI 32-bit Slave 4x AXI 64-bit/32-bit Memory AXI 64-bit ACP 16 Interrupts									

图 1 zynq7000 系列资源

Table 1: **Zynq-7000 and Zynq-7000S SoCs** ***(Cont'd)***

	Device Name	Z-7007S	Z-7012S	Z-7014S	Z-7010	Z-7015	Z-7020	Z-7030	Z-7035	Z-7045	Z-7100
	Part Number	XC7Z007S	XC7Z012S	XC7Z014S	XC7Z010	XC7Z015	XC7Z020	XC7Z030	XC7Z035	XC7Z045	XC7Z100
Programmable Logic	Xilinx 7 Series Programmable Logic Equivalent	Artix®-7 FPGA	Artix-7 FPGA	Artix-7 FPGA	Artix-7 FPGA	Artix-7 FPGA	Artix-7 FPGA	Kintex®-7 FPGA	Kintex-7 FPGA	Kintex-7 FPGA	Kintex-7 FPGA
	Programmable Logic Cells	23K	55K	65K	28K	74K	85K	125K	275K	350K	444K
	Look-Up Tables (LUTs)	14,400	34,400	40,600	17,600	46,200	53,200	78,600	171,900	218,600	277,400
	Flip-Flops	28,800	68,800	81,200	35,200	92,400	106,400	157,200	343,800	437,200	554,800
	Block RAM (# 36 Kb Blocks)	1.8 Mb (50)	2.5 Mb (72)	3.8 Mb (107)	2.1 Mb (60)	3.3 Mb (95)	4.9 Mb (140)	9.3 Mb (265)	17.6 Mb (500)	19.2 Mb (545)	26.5 Mb (755)
	DSP Slices (18x25 MACCs)	66	120	170	80	160	220	400	900	900	2,020
	Peak DSP Performance (Symmetric FIR)	73 GMACs	131 GMACs	187 GMACs	100 GMACs	200 GMACs	276 GMACs	593 GMACs	1,334 GMACs	1,334 GMACs	2,622 GMACs
	PCI Express (Root Complex or Endpoint)(3)		Gen2 x4			Gen2 x4		Gen2 x4	Gen2 x8	Gen2 x8	Gen2 x8
	Analog Mixed Signal (AMS) / XADC	2x 12 bit, MSPS ADCs with up to 17 Differential Inputs									
	Security(2)	AES and SHA 256b for Boot Code and Programmable Logic Configuration, Decryption, and Authentication									

Notes:
1. Restrictions apply for CLG225 package. Refer to the UG585, *Zynq-7000 SoC Technical Reference Manual* (TRM) for details.
2. Security is shared by the Processing System and the Programmable Logic.
3. Refer to PG054, *7 Series FPGAs Integrated Block for PCI Express* for PCI Express support in specific devices.

图 2 zynq7000 系列资源（续）

根据上图可以清晰的看到 zynq7000 系列各型号的资源情况，这里我们以 XC7Z010-1CLG400I 为例，主要参数如下：

逻辑单元 Logic cells：28K

处理器内核：双核 ARM Cortex-A9 MPCore，最大频率 667MHZ

DSP Slices：80

LUT：17600

触发器：35200

Block RAM：2.1Mb

FPGA 芯片	皓月 XC7Z010-1CLG400I	皓月 XC7Z020-2CLG400I
封装	CLG400	CLG400
逻辑单元 Logic cells	28K	85K
处理器内核	双核 ARM Cortex-A9 MPCore， 最大频率 667MHZ	双核 ARM Cortex-A9 MPCore， 最大频率 766MHZ
DSP Slices	80	220
LUT	17600	53200
触发器	35200	106400
Block RAM	2.1Mb	4.9Mb
时钟单元 CMT	2	4
速度等级	-1	-2
工作温度	- 25°C ~ 85°C	- 25°C ~ 85°C
PCIe	无	无
高速收发器	无	无
PL 端 IO 口	100	125
PS 端 IO 口	128	

两款核心板的主芯片实物图如下图所示：



图 2 两款 FPGA 芯片实物图

第二章 皓月_开发板核心板介绍

2.1 核心板外观图




图 2.1-1 皓月_开发板核心板正面视图




图 2.1-2 皓月_开发板核心板背面视图

2.2 核心板尺寸图




图 2.2-1 皓月_开发板核心板正面机械尺寸图

2.3 核心板硬件资源

皓月开发板核心板硬件资源	
尺寸	42*56 mm
主芯片	XC7Z010 封装：CLG400I XC7Z020 封装：CLG400I
PCB	8 层、黑色沉金
DDR3	DDR3*2，型号：MT41K256M16，挂载在 PS 端，容量：1GB，位宽：32bit
工作温度	-25℃~+85℃
Flash	型号：W25Q128，容量：32MB
晶振	PL 端 50MHZ 晶振，PS 端 33.3MHZ 晶振
EMMC	型号：KLM8G1GETF-B041，容量：8GB
连接器与 IO	BTB 接口： 一对 SGDBF-05-60P-H30 + 一对 SGDBM-05-60P-H10 XADC*2，POR*1，DONE*1，PS_IO*42，PL_IO*124，JTAG*4，12V 输入*8，GND*56，BOOT*2

2.3.1 DDR3

核心板板载两片高速 DDR3 SDRAM 存储芯片，型号为 MT41K256M16TW-107，挂载在 PS 端，单片容量为 512MByte。在设计中我们将 DDR3 直接连到了 PS 端的 BANK 502 的存储器接口上。

DDR3 硬件原理图如下图 2.3-1 所示：




图 2.3-1 核心板 DDR3 部分原理图

核心板上的 DDR3 实物图如下图 2.3-2 所示：




图 2.3-2 核心板 DDR3 实物图

因为 DDR3 是挂载在 PS 端的，PS 端有一个 BANK502 是用来专用于连接 DDR3 的，在设计原理图的时候已经设计好了，我们在做相关工程的时候只需要配置 DDR3 控制器就可以了。

2.3.2 SPI-FLASH

皓月核心板中配有一个 FLASH 存储芯片，芯片型号为 W25Q128，单片存储容量为 16MB。 由于 FLASH 具有断电数据不丢失的特性，而我们 FPGA 芯片掉电数据是会丢失的，所以我们就可将 FLASH 作为 FPGA 芯片的上电配置器件，我们将上电程序固化在 FLASH 中，上电后 FPGA 芯片读取到 FLASH 中存储的程序进行运行，这样就能做到程序断电不丢失了，但是与其他只有 PL 端的 FPGA 开发板不同的是，搭载 ZYNQ 系列芯片板子的 falsh 是连接到 PS 端的引脚，固化程序需要对 PS 端进行配置，将 PL 与 PS 进行连接。

图 2.3-3 为 SPI_FLASH 原理图：




图 2.3-3 SPI_FLASH 原理图

图 2.3-4 为皓月 核心板上的 FLASH 芯片实物图：




图 2.3-4 SPI_FLASH 芯片实物图

2.3.3 晶振

皓月核心板上配有一个 50MHz 有源晶振，该晶振输出时钟连接到 FPGA 的全局时钟脚， 作为开发板的系统时钟用于驱动 FPGA 内的用户逻辑电路，同时还可以使用该时钟通过 FPGA 内部的时钟 IP 核生成更高或更低的时钟频率供用户使用。

图 2.3-5 为皓月核心板有源晶振的电路图，可以看到从该电路图中输出一个 FPGA 时钟信号连到 FPGA 芯片上供 FPGA 使用。




图 2.3-5 50MHz 有源晶振原理图

图 2.3-6 为皓月核心板上 50MHz 有源晶振实物图。




图 2.3.6 核心板 50MHz 有源晶振实物图

50MHz 时钟引脚分配表如下表所示：

引脚名	FPGA 绑定引脚
FPGA_CLK	N18

同时核心板上还配有 33.3MHz 的有源晶振，该时钟用于 PS 端，图 2.3-7 为核心板有源晶振的电路图。




图 2.3-7 33.3MHz 有源晶振原理图

图 2.3-8 为皓月核心板上 33.3MHz 有源晶振实物图




图 2.3-8 33.3MHz 有源晶实物图

2.3.4 EMMC

皓月核心板搭载了一个 eMMC 芯片，连接在核心板的 PS 端，型号为 KLM8G1GETF，具有 8GByte 的存储容量，适合用来存放用户数据。图 2.3-9 为皓月核心板上的 eMMC 芯片原理图。




图 2.3-9 eMMC 原理图

图 2.3-10 为皓月核心板上 eMMC 实物图




图 2.3-10 eMMC 芯片实物图

2.3.4 电源

皓月核心板供电来自 BTB 底座，输入电压为 12V。核心板供电可分为两部分。第一部分通过 5 路 DCDC 芯片转换为 1.0V、1.8V、1.5V、3.3V、VCCIO_35，这五路采用 TLV62130RGTR，电流可达 3A，其中 BANK 35 单独采用一路 VCCIO_35 供电，VCCIO_35 电压可通过更换 R14、R15 的阻值改变，出厂默认为 3.3V。此外根据官网电源设计要求，对第一部分的供电顺序也做了相应设计，上电顺序为 1.0V->1.8V->1.5V->3.3V->VCCIO_35 。第二部分为 DDR3 的 VTT 电源和 VTTREF 参考电源，采用 TPS51200DRCR 芯片，可为 DDR 芯片提供至少 3A 的灌电流和拉电流。




图 2.3-11 第一部分电源




图 2.3-12 VTT 电源

引脚名	功能
1.0V	FPGA 核心电源
1.8V	FPGA 辅助电源
1.5V	FPGA 的 BANK 502 和 DDR3
3.3V	FPGA 的 BANK0、13、34、35 以及 FLASH、有源晶振
VCCIO_35	FPGA 的 BANK 35
VTT、 VTTREF(0.75)	DDR3

2.3.5 BTB 连接口

核心板板载四路 60Pin 的 BTB 接口将 IO 口进行引出，间隔 0.5mm，核心板通过该接口与底板进行连接，接口实物图如图 2.3-13 所示。




图 2.3-13 BTB 接口实物图

CN1 引脚分配如下表所示：

编号	引脚名	FPGA 绑定引脚	编号	引脚名	FPGA 绑定引脚
1	GND	GND	2	GND	12V
3	IO34_L4P	V12	4	IO34_L1P	T11
5	IO34_L4N	W13	6	IO34_L1N	T10
7	IO34_L10P	V15	8	IO34_L2P	T12
9	IO34_L10N	W15	10	IO34_L2N	U12
11	IO34_0	R19	12	IO34_L3P	U13
13	IO34_L13N	P19	14	IO34_L3N	V13
15	GND	GND	16	IO34_L5P	T14
17	IO34_L8P	W14	18	IO34_L5N	T15
19	IO34_L8N	Y14	20	GND	GND
21	IO34_L7P	Y16	22	IO34_L21P	V17
23	IO34_L7N	Y17	24	IO34_L21N	V18

25	IO34_L17P	Y18	26	IO34_L9P	T16
27	IO34_L17N	Y19	28	IO34_L9N	U17
29	IO34_L16P	V20	30	IO34_L24P	P15
31	IO34_L16N	W20	32	IO34_L24N	P16
33	IO34_L15P	T20	34	IO34_L6P	P14
35	IO34_L15N	U20	36	IO34_L6N	R14
37	GND	GND	38	GND	GND
39	IO34_L11P	U14	40	IO34_L18P	V16
41	IO34_L11N	U15	42	IO34_L18N	W16
43	GND	GND	44	IO34_L19P	R16
45	IO35_L10P	K19	46	IO34_L19N	R17
47	IO35_L10N	J19	48	IO34_L22P	W18
49	GND	GND	50	IO34_L22N	W19
51	IO35_L13P	H16	52	IO34_L12P	U18
53	IO35_L13N	H17	54	IO34_L12N	U19
55	IO35_L14P	J18	56	GND	GND
57	IO35_L14N	H18	58	IO34_25	T19
59	GND	GND	60	GND	GND

CN2 引脚分配如下表所示：

编号	引脚名	FPGA 绑定引脚	编号	引脚名	FPGA 绑定引脚
1	GND	GND	2	GND	GND
3	IO35_L23N	M15	4	PS_MIO52	C10
5	IO35_L23P	M14	6	PS_MIO53	C11
7	IO35_L22N	L15	8	IO35_IO0	G14
9	IO35_L22P	L14	10	IO35_IO25	J15
11	IO35_L21N	N16	12	GND	GND
13	IO35_L21P	N15	14	IO35_L24N	J16
15	GND	GND	16	IO35_L24P	K16
17	IO35_L18N	G20	18	GND	GND
19	IO35_L18P	G19	20	IO35_L20N	J14
21	IO35_L17N	H20	22	IO35_L20P	K14
23	IO35_L17P	J20	24	GND	GND
25	GND	GND	26	IO35_L19N	G15
27	IO35_L16N	G18	28	IO35_L19P	H15

29	IO35_L16P	G17	30	GND	GND
31	IO35_L15N	F20	32	IO35_L6N	F17
33	IO35_L15P	F19	34	IO35_L6P	F16
35	GND	GND	36	IO35_L5N	E19
37	IO35_L12N	K18	38	IO35_L5P	E18
39	IO35_L12P	K17	40	GND	GND
41	IO35_L11N	L17	42	IO35_L4N	D20
43	IO35_L11P	L16	44	IO35_L4P	D19
45	GND	GND	46	IO35_L3N	D18
47	IO35_L9N	L20	48	IO35_L3P	E17
49	IO35_L9P	L19	50	GND	GND
51	IO35_L8N	M18	52	IO35_L2N	A20
53	IO35_L8P	M17	54	IO35_L2P	B19
55	IO35_L7N	M20	56	IO35_L1N	B20
57	IO35_L7P	M19	58	IO35_L1P	C20
59	GND	GND	60	GND	GND

CN3 引脚分配如下表所示：

编号	引脚名	FPGA 绑定引脚	编号	引脚名	FPGA 绑定引脚
1	GND	GND	2	GND	GND
3	IO34_L14N	P20	4	FPGA_TCK	F9
5	IO34_L14P	N20	6	FPGA_TDO	F6
7	IO34_L20N	R18	8	FPGA_TDI	G6
9	IO34_L20P	T17	10	FPGA_TMS	J6
11	IO34_L23N	P18	12	GND	GND
13	IO34_L23P	N17	14	IO13_L6N	V5
15	GND	GND	16	GND	GND
17	BOOT_MIO5	A6	18	PS_POR_B	C7
19	BOOT_MIO4	B7	20	GND	GND
21	GND	GND	22	FPGA_DONE	R11
23	IO13_L22N	W6	24	GND	GND
25	IO13_L22P	V6	26	XADC_VN	L10
27	IO13_L21N	V10	28	XADC_VP	K9
29	IO13_L21P	V11	30	GND	GND
31	GND	GND	32	IO13_L15N	W8

33	IO13_L20N	Y13	34	IO13_L15P	V8
35	IO13_L20P	Y12	36	GND	GND
37	GND	GND	38	IO13_L14N	Y8
39	IO13_L19N	U5	40	IO13_L14P	Y9
41	IO13_L19P	T5	42	GND	GND
43	GND	GND	44	IO13_L13N	Y6
45	IO13_L18N	Y11	46	IO13_L13P	Y7
47	IO13_L18P	W11	48	GND	GND
49	GND	GND	50	IO13_L12N	U10
51	IO13_L17N	U8	52	IO13_L12P	T9
53	IO13_L17P	U9	54	GND	GND
55	IO13_L16N	W9	56	IO13_L11N	V7
57	IO13_L16P	W10	58	IO13_L11P	U7
59	GND	GND	60	GND	GND

CN4 引脚分配如下表所示：

编号	引脚名	FPGA 绑定引脚	编号	引脚名	FPGA 绑定引脚
1	VCC_IN	12V	2	VCC_IN	12V
3	VCC_IN	12V	4	VCC_IN	12V
5	VCC_IN	12V	6	VCC_IN	12V
7	VCC_IN	12V	8	VCC_IN	12V
9	GND	GND	10	GND	GND
11	GND	GND	12	GND	GND
13	GND	GND	14	GND	GND
15	GND	GND	16	GND	GND
17	PS_MIO0	E6	18	PS_MIO40	D14
19	PS_MIO7	D8	20	PS_MIO41	C17
21	PS_MIO8	D5	22	PS_MIO42	E12
23	PS_MIO9	B5	24	PS_MIO43	A9
25	PS_MIO10	E9	26	PS_MIO44	F13
27	PS_MIO11	C6	28	PS_MIO45	B15
29	PS_MIO14	C5	30	PS_MIO12	D9
31	PS_MIO15	C8	32	GND	GND
33	PS_MIO16	A19	34	PS_MIO28	C16

35	PS_MIO17	E14	36	PS_MIO29	C13
37	PS_MIO18	B18	38	PS_MIO30	C15
39	PS_MIO19	D10	40	PS_MIO31	E16
41	PS_MIO20	A17	42	PS_MIO32	A14
43	PS_MIO21	F14	44	PS_MIO33	D15
45	GND	GND	46	PS_MIO34	A12
47	PS_MIO22	B17	48	PS_MIO35	F12
49	PS_MIO23	D11	50	PS_MIO36	A11
51	PS_MIO24	A16	52	PS_MIO37	A10
53	PS_MIO25	F15	54	PS_MIO38	E13
55	PS_MIO26	A15	56	PS_MIO39	C18
57	PS_MIO27	D13	58	PS_MIO13	E8
59	GND	GND	60	GND	GND

第三章 皓月开发板底板介绍

3.1 底板外观图




图 3.1-1 皓月开发板底板正面视图




图 3.1-2 皓月开发板底板背面视图

3.2 底板尺寸图




图 3.2-1 皓月开发板底板正面机械尺寸图

3.3 底板硬件规格

凌云开发板底板硬件规格	
尺寸	176*120MM
PCB	4 层、黑色沉金
电源输入	12V@1A 直流输入，DC 接口
KEY	PL 端复位按键*1，PS 端重配置按键*1， PL 端功能按键*3，PS 端功能按键*2
单色用户灯	PL 端 LED*4 ，PS 端 LED*2
EEPROM	型号：M24C64 ，容量：64Kbit
USB 转串口	1 个，使用Type-C 接口
以太网	PS 端千兆以太网*1，PL 端千兆以太网*1， PHY 芯片型号：RTL8211E
JTAG 接口	1 个，使用 2*5P 2.54 间距牛角引座出
摄像头接口	1 个，可接野火单目 OV5640 摄像头/OV7725 摄像头（不带 FIFO）

蜂鸣器	无源蜂鸣器*1，3.3V 驱动
HDMI	HDMI Type-A 接口*1
LCD 接口	40PinFPC 接口*1，0.5mm 间距 RGB 接口时序， 支持 RGB565/888 屏幕
SD	底板 MIcro SD（TF）卡座*1
RTC	RTC 电池座*1，实时时钟芯片：PCF8563T
喇叭接口	1 个，1*4Pin 接口引出
USB2.0	USB HOST 接口*4，USB SLAVE 接口*1
音频	音频输入，3.5mm 音频座*1（红）； 音频输出，3.5mm 音频座*1（绿）； 音频解码芯片：WM8960; 电容咪头*1
开关	BOOT 模式选择开关*1
232	1 路母头 D89
485	1 路，2 线接线柱引出，5mm 间距
CAN	1 路，2 线接线柱引出，5mm 间距
XADC	XADC 接口*1

3.4 底板硬件使用说明

我们将详细介绍皓月开发板底板的各个部分（图 3.1-1 凌云 Pro 底板硬件资源图）的硬件资源，我们将依次介绍。

3.4.1 电源

皓月开发板底板主要供电方式为 DC 12V 电源输入供电 。开发板推荐使用 12V 电源，使用中应尽量避免使用其他规格的电源，以免损坏开发板。

图 3.4-1 是皓月开发板 底板的电源输入电路设计：




图 3.4-1 电源输入

底板通过三路 DCDC 芯片 TP6327GS6 转换为 5V 、3.3V 、1.8V ，电流可达 3A，给底板外设提供充沛电力。其原理图如下图 3.3-2 所示：




图 3.4-2 三路 DCDC 电源

皓月开发板底板各个电源的分配功能如下表所示：

电源	功能
5V	CAN、LCD 、摄像头接口等
3.3V	SD 卡、 EEPROM 、 HDMI 、以太网等
1.8V	SD 卡、以太网等

3.4.2 EEPROM

皓月开发板底板板载一片 EEPROM 芯片，型号为 M24C64 ，容量为 64Kbit（8Kbyte）。FPGA 通过 IIC 总线与其进行通信，可读可写，具有掉电数据不丢失的特性，可用于存储 一些掉电不能丢失的重要数据，如芯片配置数据等。

图 3.3-3 为皓月开发板底板上的 EEPROM 芯片原理图：




图 3.4-3 开发板 EEPROM 原理图

皓月开发板底板上的 EEPROM 芯片实物图如图 3.4-4 所示：




图 3.4-4 开发板 EEPROM 实物图

EEPROM 各引脚分配如下表所示：

引脚名	FPGA 绑定引脚
I2C1_SCL	N17
I2C1_SDA	P18

3.4.3 HDMI 输入输出接口

皓月开发板底板板载了一路 HDMI 输入输出接口，这意味着这个口可以进行输入输出，最高支持 1080P@60Hz 输出显示。

HDMI 接口原理图如图 3.4-5 所示：




图 3.4-5 HDMI 原理图

皓月开发板底板上的 HDMI 接口如图 3.4-6 所示，接口类型为 Type A 型。




图 3.4-6 HDMI 接口实物图

HDMI 接口引脚分配如下表所示：

引脚名	FPGA 绑定引脚
HDMI_TX2_P	Y18
HDMI_TX2_N	Y19
HDMI_TX1_P	Y16
HDMI_TX1_N	Y17
HDMI_TX0_P	W14
HDMI_TX0_N	Y14
HDMI_TXC_P	V20
HDMI_TXC_N	W20
HDMI_CEC_A	T20
I2C2_SCL	P20
I2C2_SDA	N20
HDMI_HPD	U20

3.4.4 千兆以太网接口

皓月开发板底板板载两路千兆以太网接口，其中一路挂载在 PS 端每路通过 RTL8211E 以太网 PHY 芯片进行以 太网的通信。RTL8211F 是低功耗的 10-BASE/100-BASE/1000-BASE 全双工以太网 PHY 芯片，支持 10Mbps 、100Mbps 和 1000Mbps，IO 引脚电压可变，符合 IEEE802.3-2005 标准，支持通过 RGMII 接口与以太网 MAC 层通信，可通过自协商的方式与目的主机实现最佳的连接方式（调整最佳速度和双工模式）， 具有 HP Auto-MDIX 自动翻转功能，实现直连或交叉连接。 RTL8211F 原理图如下：




图 3.4-7 以太网 PL 部分原理图




图 3.4-8 以太网 PS 部分原理图

开发板中以太网实物图如图 3.4-9 所示：




图 3.4-9 以太网接口实物图

PL 端以太网引脚分配如下表所示：

引脚名	FPGA 绑定引脚
PL_ETH_RXD0	E17
PL_ETH_RXD1	D18
PL_ETH_RXD2	F19
PL_ETH_RXD3	F20
PL_ETH_RX_CLK	K17
PL_ETH_RX_CTL	F17
PL_ETH_TXD0	E18
PL_ETH_TXD1	E19
PL_ETH_TXD2	G17
PL_ETH_TXD3	G18
PL_ETH_TX_CTL	F16
PL_ETH_TX_CLK	K18
PL_ETH_MDC	J20
PL_ETH_MDIO	H20
PL__ETH_INIB	AD26
PL_ETH_RST	J15

3.4.5 SD 卡接口

皓月开发板底板板载一路 SD 卡接口，位于开发板的 PS 端，用于接入 Micro SD 卡，可进行 SD 卡数据的读写 。SD 是由松下电器、东芝和闪迪联合推出，1998 年 8 月发布。由于其体积小、数据传输速度快、可热插拔等优良的特性，被广泛地于便携式装置上使用，例如数码相机、智能手机等。

SD 卡接口原理图如图 3.4-10 所示：




图 3.4-10 SD 卡接口原理图

开发板上的 SD 卡卡槽实物图如图 3.4-11 所示：




图 3.4-11 SD 卡接口实物图

3.4.6 JTAG 接口

我们如何将软件程序下载到 FPGA 芯片呢？开发板上的 JTAG 接口就是这个桥梁。JTAG 的作用就是将软件编译好的程序文件（ .bit 文件）下载到 FPGA 芯片，但是该文件下 载到 FPGA 后，若掉电后再上电该程序就丢失了，必须重新下载才行。在前面核心板的介 绍中我们讲解了 FLASH ，FLASH 具有掉电数据不丢失的特性，所以我们就可以将程序文 件配置成 FLASH 配置程序，然后将该文件固化到 FLASH 中，当 FPGA 上电后， FPGA 就 会读取 FLASH 中的程序进行运行，从而达到掉电不丢失的目的。

如图 3.4-12 所示，为 JTAG 接口的原理图:




图 3.4-12 JTAG 接口原理图

图 3.4-13 皓月开发板底板上 JTAG 口实物图：



图 3.4-13 JTAG 接口实物图

注意：尽量不要带电插拔 JTAG 口，否则容易烧坏 FPGA 的 JTAG 口。如果用万用表 测到 JTAG 号 TDI TDO TMS TCK 任意一个与地短路了，那你的 FPGA 可能已经被烧坏了。 并不是每次热插拔 JTAG 口都一定会烧坏，但是至少会有一定烧坏的可能性，为了能让开 发板陪伴我们学习完本教程，所以最好谨慎行事！

3.4.7 无源蜂鸣器

皓月开发板底板板载了一路无源蜂鸣器，需要输入 PWM 波才能驱动该蜂鸣器进行发声， 其相较于有源蜂鸣器来说具有声音频率可控的优点，而有源蜂鸣器只能发出单一的音调。在开发板中其可作为信息提示的发声器件。

无源蜂鸣器原理图如 3.4-14 所示：




图 3.4-14 无源蜂鸣器原理图

开发板上无源蜂鸣器实物图如图 3.4-15 所示：



图 3.4-15 无源蜂鸣器实物图

无源蜂鸣器引脚分配如下表所示：

引脚名	FPGA 绑定引脚
BEEP	U14

3.4.8 USB 转串口

开发板板载一路 USB 接口，并配有一片 CH340G USB 转串口芯片，使用该接口可用于 RS232 串口的调试以及验证，该接口是接在 PS 端的，不需要像 FPGA 分配引脚，其原理图如图 3.4-16 所示：




图 3.4-16 USB 转串口原理图

皓月开发板开发板上的 USB 转串口部分的实物图如图 3.4-17 所示




图 3.4-17 USB 转串口实物图

3.4.9 按键

皓月开发板底板上有多个按键供用户使用， 首先是一路 PS 端重配置机械按键，该按键可用于 PS 端的重配置，也就是说当我们将程序下载进 zynq 芯片的 PS 端后，我们按下该按键可清空 PS 端下载的程序。其原理图如图 3.4-18 所示：




图 3.4-18 PS 端重配置按键原理图

皓月开发板开发板上的 PS 端重配置按键实物图如图 3.4-19 所示：



图 3.4-19 PS 端重配置按键实物图

皓月开发板底板 PS 端还配有两个用户控制机械按键，用于控制信号的输入。其原理图如图 3.4-20 所示：




图 3.4-20 PS 端按键原理图

皓月开发板开发板上的 PS 端按键实物图如图 3.4-21 所示：




图 3.4-21 PS 端按键实物图

皓月开发板底板 PL 端还配有一个用于程序复位的机械按键以及三个用户控制机械按键，用于程序的复位， 以及控制信号的输入。其原理图如图 3.4-22 所示：




图 3.4-22 PL 端按键原理图

皓月开发板开发板上的 PL 端按键实物图如图 3.4-23 所示：



图 3.4-23 PL 端按键实物图

PL 端按键引脚分配如下表所示：

引脚名	FPGA 绑定引脚
PL_KEY1	G19
PL_KEY2	G20
PL_KEY3	H15
PL_KEY4	G15

3.4.10 LED 灯

皓月开发板底板中板载了 7 个 LED 用户指示灯，其中 一个是电源指示灯，2 个位于 PS 端的用户指示灯，4 个位于 PL 端的用户指示灯。 首先是电源灯，当开发上电后电源指示灯就会被点亮，其原理图如图 3.4-294 所示：




图 3.4-24 电源指示灯原理图

其次是两个 PS 端的 LED 用户指示灯，可供我们用作于程序指示信号，其原理图如图 3.4-25 所示:




图 3.4-25 PS 端用户 LED 原理图

最后是 4 个 PL 端的 LED 用户指示灯，可供我们用作于程序指示信号，其原理图如图 3.4-26 所示:



图 3.4-26 PL 端用户 LED 原理图

如图 3.4-27 所示为开发板上的 LED 灯实物图，其中①框中是电源指示灯；②框中是 2 个位于 PS 端供用户使用的 LED 灯，③框中是 4 个位于 PL 端供用户使用的 LED 灯。




图 3.4-27 皓月开发板底板 LED 灯实物图

PL 端 LED 灯引脚分配如下表所示：

引脚名	FPGA 绑定引脚
PL_LED1	K16
PL_LED2	J16
PL_LED3	K14
PL_LED4	J14

3.4.11 TFT_LCD 液晶屏接口

板载 TFT_LCD 液晶屏接口，该接口可接入野火 TFT_LCD 液晶屏进行图片的显示，支持 RGB565/888 屏幕。 其原理图如图 3.4-28 所示，从图中可以看到使用的是 RGB888 图像模式，位宽为 24bit，高 8 位表示蓝色，低 8 位表示红色，中间 8 位表示绿色。 RGB888 要比 RGB565 显示的颜色种 类更多，显示图像越细腻。




图 3.4-28 TFT_LCD 接口原理图

如图 3.4-29 所示为 TFT_LCD 接口实物图。



图 3.4-29 TFT_LCD 接口实物图

野火 TFT_LCD 屏幕的接法如图 3.4-30 所示：



图 3.4-30 野火 TFT_LCD 接法

LCD 引脚分配如下表所示：

引脚名	FPGA 绑定引脚
LCD_BL	T19
CTP_RST	R19
CTP_INT	P19
I2C2_SDA	N20
I2C2_SCL	P20
LCD_VSYNC	W13
LCD_HSYNC	V12
LCD_DE	V15
LCD_PCLK	W15
LCD_R0	T11
LCD_R1	T10
LCD_R2	T12
LCD_R3	U12
LCD_R4	U13
LCD_R5	V13
LCD_R6	T14
LCD_R7	T15
LCD_G0	V17
LCD_G1	V18
LCD_G2	T16
LCD_G3	U17
LCD_G4	P15
LCD_G5	P16
LCD_G6	P14
LCD_G7	R14
LCD_B0	V16
LCD_B1	W16
LCD_B2	R16
LCD_B3	R17
LCD_B4	W18
LCD_B5	W19
LCD_B6	U18
LCD_B7	U19

3.4.12 RS232

开发板板载一路 RS-232 接口，并配有一片 MAX3232 收发器芯片，该芯片可将“TTL”电平转换成“RS232”电平标准，用于开发板与外部设备进行串口通信，其原理图如图 3.4-31 所示：




图 3.4-31 RS232 串口原理图

皓月开发板开发板上串口接口以及收发器芯片实物图如图 3.4-32 所示：



图 3.4-32 皓月开发板上 RS232 实物图

RS232 引脚分配如下表所示：

引脚名	FPGA 绑定引脚
232_R	B20
232_T	C20

3.4.13 RS485

板载 RS485 总线接口，搭载的收发器为 MAX3485 芯片。通过 485A 和 485B 两个端口与外部 RS485 设备进行通信，通信时需将 A 口与 A 口，B 口与 B 口连接，才能常通信。其原理图如图 3.4-33 所示：




图 3.4-33 板载 RS4845 接口原理图

皓月开发板上的 RS485 接口以及 MAX3485 芯片实物图如图 3.4-34 所示。




图 3.4-34 板载 RS4845 接口实物图

RS485 引脚分配如下表所示：

引脚名	FPGA 绑定引脚
485_RXD	D20
485_TXD	D19
485_DE	G14

3.4.14 CAN 接口

板载 CAN 通信总线接口，搭载的收发器为 TJA1042 芯片。通过 CANH 和 CANL 两个端口与外部 CAN 设备就行通信，同样的通信时需将 H 口与 H 口， L 口与 L 口连接， 才能正常通信。其原理图如 3.4-35 所示：




图 3.4-35 CAN 接口原理图

开发板上的 CAN 接口以及 TJA1042 芯片实物图如图 3.4-36 所示。




图 3.4-36 CAN 接口实物图

CAN 引脚分配如下表所示：

引脚名	FPGA 绑定引脚
CAN_TX	B19
CAN_RX	A20

3.4.15 实时时钟

开发板板载了一片实时时钟 RTC 芯片，型号为 PCF8563， PCF8563 是飞利浦公司推出的一款工业级内含 I2C 总线接口功能的极低功耗多功能时钟/日历芯片。PCF8563 具有多种报警功能、定时器功能、时钟输出功能以及中断输出功能，能完成各种复杂的定时服务。实时时钟原理图如图 2.4-38 所示，他外部需要接一个 32.768KHz 的无源时钟，为时钟芯片提供精确的时钟源。同时为了掉电后时钟仍能正常运行，开发板上还配备了一个纽扣电池接口给时钟芯片供电，这样我们接上纽扣电池， 即使开发板掉电，实时时钟也能正常运行。




图 3.4-37 实时时钟原理图

开发板上实时时钟芯片以及 RTC 底座（型号为 CR1220）实物图如图 3.4-38 所示，其中 RTC 底座用于放置纽扣电池为实时时钟芯片供电。




图 3.4-38 实时时钟实物图

实时时钟引脚分配如下表所示：

引脚名	FPGA 绑定引脚
I2C1_SCL	N17
I2C1_SDA	P18

3.4.16 音频

板载一片音频芯片，型号为 WM8960，用该音频芯片可实现音频数据的编解码，故而可实现音频回环播放，录音等功能。如图 3.4-39 所示，该图为音频部分主要原理图。




图 3.4-39 音频部分原理图

如图 3.4-40 所示为开发板上的音频相关芯片接口实物图。其中① 为 WM8960 芯片；②为耳机接口，该接口可接入 3.5mm 耳机用于音频的播放；③为音频输入接口，该接口用于接入音频数据，我们可利用 3.5mm 音频线将播放设备的音频数据从该接口输入到音频芯片之中；④ 为扬声器接口，该接口我们可以连接扬声器用于音频的播放；⑤为 MIC 咪头，当我们使用音频的录音功能时，就是利用 MIC 进行录音数据的采集。




图 3.4-40 音频部分实物图

音频引脚分配如下表所示：

引脚名	FPGA 绑定引脚
AUDIO_ADCLRC	K19
AUDIO_DACLRC	J19
AUDIO_BCLK	J18
AUDIO_ADCDAT	H18
AUDIO_DACDAT	H16
AUDIO_MCLK	H17
I2C1_SCL	N17
I2C1_SDA	P18

3.4.17 BOOT 开关

板载一个 BOOT 模式选择开关，其可以调节板子的启动模式，皓月开发板有三种启动模式，分别是 FLASH、JTAG、SD 卡。其原理图如下：




图 3.4-41 BOOT 开关原理图

开发板上的 BOOT 开关实物图如图 3.4-42 所示。



图 3.4-42 BOOT 开关实物图

BOOT 开关模式选择如下表所示：

BOOT_MODE	JTAG	NAND	QSPI_FLASH	SD_CARD
MIO4	0	1	0	1
MIO5	0	0	1	1

3.4.18 摄像头接口

开发板中配置了一路 20 针的 DVP 摄像头接口。该接口可接入野火 OV7725 摄像头或 OV5640 摄像头（摄像头模块需选购） 进行实时图像的采集，采集后可以通过开发板上的 VGA 接口、 LCD 接口或 HDMI 接口输出到 VGA 显示屏、TFT 液晶屏、HDMI 屏中进行显示。其中 OV7725 支持输出最大为 30 万像素的图像（640 x 480 分辨率），OV5640 支持输出最大为 500 万像素的图像（2592 x 1944 分辨率），大家可根据自己的需求进行选购。

摄像头接口原理图如图 3.4-43 所示：




图 3.4-43 摄像头接口原理图

开发板摄像头接口实物图如图 3.4-44 所示：




图 3.4-44 摄像头接口实物图

该接口可接入野火 OV7725 摄像头或 OV5640 摄像头，连接方式如下图所示：



图 3.4-45 OV5640 摄像头与开发板连接

摄像头引脚分配如下表所示：

引脚名	FPGA 绑定引脚
CAM_PDN	M17
CAM_RST	M18
CAM_XCLK	L20
CAM_PCLK	L19
CAM_VS	M19
CAM_HS	M20
CAM_D0	N15
CAM_D1	N16
CAM_D2	L14
CAM_D3	L15
CAM_D4	M14
CAM_D5	M15
CAM_D6	L16
CAM_D7	L17
I2C3_SCL	T17
I2C3_SDA	R18

3.4.19 USB2.0

皓月开发板板载了四个 USB HOST 接口，除此之外还有一个 USB SLAVE 接口，其中的 USB SLAVE 默认主机模式，当从机 USB 接口连接 PC 时自动切换为从机模式，另外需要注意的是 USB SLAVE 与 USB HOST 不能同时使用。该部分原理图如下：




图 3.4-46 USB HOST 原理图




图 3.4-47 USB SLAVE 原理图

如图 3.4-48 所示为开发板上的 USB 接口实物图。其中① 为 USB HOST 接口；②为 USB SLAVE 接口：



图 3.4-48 USB 接口实物图

3.4.20 拓展 IO

开发板上配置了丰富的拓展 IO 口资源，两路 40P IO 口可满足大部分的拓展模块设计，同时也可接入野火 AD/DA 模块（需选购） 进行模数转换，需要注意的是，J24 只有 zynq7020 可以使用。

开发板拓展 IO 口原理图如图 3.4-49 所示：




图 3.4-49 拓展 IO 原理图

开发板上拓展 IO 口实物图如图 3.4-50 所示：




图 3.4-50 拓展 IO 实物图

拓展 IO 可接入野火高速 AD/DA 模块和 OV5640 双目摄像头，连接方法如下图所示：




图 3.4-51 野火高速 AD/DA 模块与开发板连接




图 3.4-52 野火双目摄像头模块与开发板连接

J24 拓展引脚分配如下表所示：

引脚编号	FPGA 绑定引脚	引脚编号	FPGA 绑定引脚
1	5V	2	5V
3	GND	4	GND
5	3V3	6	3V3
7	D8	8	D5
9	W6	10	V6
11	W8	12	V8
13	W9	14	W10
15	GND	16	GND
17	V10	18	V11
19	Y13	20	Y12
21	Y6	22	Y7
23	Y8	24	Y9
25	Y11	26	W11
27	GND	28	GND
29	U5	30	T5
31	V7	32	U7
33	U8	34	U9
35	U10	36	T9
37	V5	38	U15
39	GND	40	GND

J25 拓展引脚分配如下表所示：

引脚编号	FPGA 绑定引脚	引脚编号	FPGA 绑定引脚
1	5V	2	5V
3	GND	4	GND
5	T11	6	T10
7	T12	8	U12
9	U13	10	V13
11	T14	12	T15

13	V17	14	V18
15	GND	16	GND
17	T16	18	U17
19	P15	20	P16
21	P14	22	R14
23	V16	24	W16
25	W18	26	W19
27	GND	28	GND
29	U18	30	U19
31	R16	32	R17
33	W15	34	V12
35	W13	36	V15
37	R19	38	P19
39	GND	40	GND